沙特阿拉伯阿卜杜拉国王科技大学（KAUST）研究团队成功研制出全球首个六层堆叠式混合互补金属氧化物半导体（CMOS）芯片，创下芯片设计领域新纪录。此前全球混合CMOS堆叠层数从未超过两层，这一突破大幅提升了芯片集成密度与能效，为电子设备小型化和性能提升开辟了新路径。相关研究成果已发表于《自然·电子学》（Nature Electronics），标志着半导体行业在突破传统平面缩放限制方面取得重大进展。
沙特阿拉伯阿卜杜拉国王科技大学（KAUST）研究团队实现了芯片设计领域的重大突破，成功开发出全球首个六层堆叠式混合CMOS结构，专门用于大面积电子器件。这一成果打破了此前混合CMOS堆叠层数从未超过两层的技术瓶颈，将芯片集成密度推向了全新高度。[1][2]
KAUST副教授李晓航（Xiaohang Li）作为研究负责人和先进半导体实验室主导者，带领团队在《自然·电子学》上发表了这一研究成果。李晓航指出，这项创新不仅是技术上的突破，更是半导体行业摆脱传统缩放限制的重要里程碑。[1]
该六层堆叠式混合CMOS结构采用了创新材料组合和先进制造工艺，使得在保持电路性能的同时，大幅提升了空间利用效率。研究团队通过精确控制各层间的互连结构，确保了信号传输的稳定性和可靠性，为后续更高密度的芯片设计奠定了基础。[3][4]
半导体行业长期以来依赖缩小晶体管尺寸来提升集成密度，但已逐渐触及量子力学极限，同时制造成本不断飙升。KAUST研究团队面临的最大挑战是如何在多层堆叠过程中解决温度控制和平滑度问题，这两大技术难点曾长期阻碍芯片的垂直堆叠发展。[1][2]
为攻克这些挑战，研究团队改进了制造工艺，特别优化了层间连接技术和界面处理方法。通过精确控制堆叠过程中的热应力和材料兼容性，研究人员成功实现了六层结构的稳定堆叠，确保了各层电路的正常工作。[2][3]
具体而言，团队开发了新型界面工程技术和层间互连方案，包括：
这一六层堆叠CMOS技术的突破，为CMOS 2.0时代的发展提供了重要支撑。CMOS 2.0的核心在于采用先进的3D互连技术和背面供电网络（BSPDN），使有源器件层能够悬浮在独立的互连堆栈之间，从而实现更高密度的集成。[1][2]
李晓航副教授强调："要继续前进，我们必须跳出传统的平面缩放思路——将晶体管垂直堆叠，是一条极具潜力的道路。"这一观点与行业正在发展的CMOS 2.0愿景高度一致，即通过3D集成技术解决计算系统的扩展瓶颈。[3][2]
该技术将对多个领域产生深远影响：