本文来自微信公众号： 歪睿老哥 ，作者：歪睿老哥，原文标题：《HBM4 突然“改道”：被寄予厚望的混合键合，为何临阵推迟？》
大家都知道现在AI训练对高带宽内存的需求有多疯，数据中心里数据搬运占了绝大多数能耗，HBM喂数据比普通DDR快得多也省得多，是AI时代绝对的核心内存方案。
原本整个行业都预期下一代HBM4必须上混合键合，才能做出16层的堆叠，结果JEDEC改了个规则，直接让混合键合再等一代——HBM4还是继续用微凸点，混合键合只是推迟，不是取消。今天就把这件事掰扯清楚。
1.为什么原本HBM4必须上混合键合？
先给大家理清楚HBM的基本逻辑，HBM就是把多个内存裸片垂直叠起来，靠TSV（硅通孔）垂直连通，相同面积下能塞更大容量，带宽也更高。
现在HBM已经做到12层堆叠，接下来要往16层走，之前JEDEC规定整个HBM模块的最大高度不能超过720微米，要多堆4层，就得把每一层的厚度、层与层之间的间隙都往死里压。
裸片厚度已经从原来的水平压到现在30到50微米了，TSV（硅通孔，就是给垂直连通留的孔）的间距越小，微凸点（就是层与层之间连通的焊接凸点）也得跟着变小，高度也得降。哪怕是横向的TSV间距缩小，最终都会影响到垂直堆叠的总高度。
要堆16层，原来的微凸点方案怎么挤都挤不出余量了，所以大家自然想到用混合键合——无凸点的3D堆叠方案，去掉微凸点之后，层与层之间的间隙直接没了，哪怕堆更多层，总高度也能控制住。
混合键合本身也有优势，ASE集团的工程总监Vikas Gupta说，和现在的微凸点方案比，混合键合每比特能耗能低一个数量级，性能和功耗都更好，本来就是HBM下一代的明确方向。
2.为什么又推迟了？成本和良率卡脖子
方案好归好，落地就是另一回事了，最大的两个问题就是工艺贵、良率难做。
首先混合键合需要全新的设备，单颗封装成本肯定比微凸点方案高很多，哪怕单位比特成本因为容量上去了没涨太多，首发的代价也不小。
更麻烦的是良率和测试，一整个堆叠十几颗裸片，只要有一颗有不可修复的缺陷，整个堆叠就废了，所以必须在堆叠前就测出好的裸片（Known Good Die）才能保证良率。
联电先进封装总监Pax Wang说，用微凸点的时候，焊接之前就能先测每一层内存，换成混合键合，测试流程就很难做了。
第一个麻烦，混合键合要求键合界面绝对干净，不能有任何颗粒，探针测试本身就是颗粒污染源，还可能划伤焊盘表面。现在想到的解决办法是测试后再做一次平面化修复界面，相当于多了一整套复杂工序。
第二个麻烦，原来的流程是晶圆厂把裸片发给封测厂，封测厂测完再拿回来堆叠，现在如果晶圆厂自己做堆叠，就需要自己添置测试设备，整个产业链流程都要改，不是一朝一夕能理顺的。
除了测试，过程中的检测监控也更难。yieldWerx的CEO Aftkhar Aslam提到，现在已经用到光学干涉、声学显微镜、在线微空洞检测这些手段，还要做整个堆叠的垂直溯源，把每一颗裸片的晶圆批次、老化历史、键合对齐数据全关联起来，才能把原来3D堆叠看不见的缺陷点找出来，这套体系也还在打磨。
刚好这次JEDEC把HBM模块的高度限制从720微米放宽到了775微米，一下子就留出了足够的空间，让微凸点方案也能放下16层堆叠，那自然就没必要硬上还不成熟的混合键合了。
3.HBM4的其他改进，不止堆层数
HBM4不只是堆到16层，带宽和能效也都有明显提升，表格里写得很清楚：通道数翻了一倍，接口也更宽，每针信号速率比HBM3快，只是略低于HBM3E。总容量上去之后，每比特能耗能降30%到40%，这个提升在现在AI降本增效的趋势里非常重要。
还有两个和逻辑相关的变化值得注意。
第一个是基底层（也就是整个堆叠的逻辑底die）从通用款变成可以定制了。之前所有HBM的底die都是统一规格，现在像AMD、英伟达这种大客户，可以自己定制底die的功能，把处理器的一部分工作卸载到HBM底die上，优化整体效率。当然市场上也会保留通用款给普通厂商用。
ASE的Gupta也提到，这种定制化会直接影响功耗、供电和热管理，会跟着整体计算架构一起进化。
第二个是安全和可靠性升级，HBM4加入了Directed Refresh Management（DRFM，定向刷新管理），用来防行锤击打攻击，能专门给被行锤影响的存储行做刷新，同时整体的RAS（可靠性、可用性、可服务性）也都做了改进。
通用高带宽存储器（HBM）结构
4.混合键合只是等一代，不是不用
现在HBM4的焊盘间距已经做到10微米，现有混合键合技术在这个间距下没有成本优势，所以经济上也不划算，再加上JEDEC放宽高度，微凸点刚好能撑，这才推迟了混合键合的量产。
这不是说混合键合没用了，HBM4E或者HBM5要堆18层甚至20层，要做更密的互连，还是得靠混合键合。目前预期HBM4会在2026年量产，HBM4E大概2027年跟上，三星已经给出目标，HBM4E能做到每针13Gb/s，总带宽3.25TB/s，功耗还会进一步降低。
行业现在也在探索混合方案，不一定所有互连都用混合键合：比如先把两个DRAM裸片面对面混合键合，再把一对一对的用微凸点背对背堆起来，这样既用了混合键合减厚度，又避开了全堆混合键合的难度，这种方案里传统的MR（回流焊）和TCB（热压键合）设备还能继续用。
未来要做更高更密的堆叠，不管是用哪种方案，都需要更精准的贴装设备、更稳定的超薄晶圆减薄材料，需要材料和设备一起升级，这些工作现在已经在推进了。
现在普遍预期HBM5才会大规模用混合键合，大概在本世纪末才能量产，这给了行业足够的时间打磨工艺、理顺产业链，相当于给内存产业留了一口喘气的空间。
5.总结
技术升级从来不是越新越好，一定是成本、需求、产业链成熟度共同作用的结果。原本大家都觉得HBM4必须上混合键合，结果一个标准修改，就让成熟的微凸点技术再撑一代，既解决了当前AI对容量带宽的需求，又给下一代技术争取了打磨的时间，这其实是非常务实的选择。
混合键合肯定是HBM的未来，但在它真正成熟之前，先把能用的技术用到极致，才是对产业最有利的路径。
接下来只要盯着2026年HBM4的量产进展，以及HBM4E上混合键合能不能顺利起步就够了。