国产AI算力受制程、内存、供应链封锁,需靠架构创新突围,魏少军创办东方算芯走软件定义近存计算路线,仍存多项待解问题。 ## 1. AI算力芯片面临三大传统桎梏 传统依赖制程微缩提升性能的路径难以为继:摩尔定律趋近失效,制程收益锐减而研发制造成本指数级攀升,制程红利已无法满足AI爆发式算力需求。 当前主流冯·诺依曼架构的存算分离设计,在数据密集型场景下叠加功耗墙、性能墙、内存墙三大问题,严重制约系统整体效能,大模型推理阶段性能更直接受缓存带宽限制。 ## 2. 传统升级路径遭遇外部封锁 在美国及其盟友的出口管制下,中国AI芯片走传统升级路径阻碍重重:国内厂商可获取的制程仍集中在14nm/16nm,落后国际领先3nm/5nm数代;国内无HBM制造能力,与国际已量产的HBM4存在明显差距;高速互联接口性能受限,同等物理条件下互联带宽大幅缩水。 传统路径无法缩小差距,必须依托国产化供应链,从源头架构创新实现突围。 ## 3. 东方算芯的技术路线与核心定位 魏少军下场创办东方算芯,是从学术研究者、政策建言者转向技术商业化践行者的标志性转身,核心走“软件定义芯片+近存计算”路线,尝试用14nm制程实现媲美先进制程芯片的算力。 该路线并未否定先进制程的价值,只是在当前制程受限的背景下,推迟算力天花板的到来,为国内产业争取发展时间。 ## 4. 技术路线仍需破解四大核心挑战 软件定义芯片前身是可重构计算,本身存在互连开销大、有效算力密度低、配置延迟,以及灵活性、高效性、易用性的“三元悖论”问题。 3D堆叠技术存在良率瓶颈:逻辑与DRAM层良率各90%时,两层堆叠良率仅81%,三层降至72.9%,良率随堆叠层数增加下降,是技术扩展的核心物理约束。 仅靠14nm制程持续迭代,能否对标英伟达B系列产品,仍需市场和时间的双重检验。 可重构架构需要重构软件生态,虽推出自研开放软件栈CAAP兼容开源生态,但从兼容到形成成熟开发者生态仍需数年甚至十数年建设周期。
魏少军下场造芯,14nm超越4nm,东方算芯凭什么?
2026-07-14 09:38

魏少军下场造芯,14nm超越4nm,东方算芯凭什么?

本文来自微信公众号: 芯智讯 ,编辑:芯智讯-浪客剑,作者:芯智讯-浪客剑,原文标题:《魏少军下场造芯!14nm超越4nm,东方算芯凭什么?》


国产AI算力芯片的三大桎梏


先进制程、高性能内存、供应链


近年来,半导体制程工艺的推进速度已明显放缓,晶体管尺寸逐渐逼近物理极限,摩尔定律正在走向失效。传统的依赖制程微缩来提升芯片性能的路径,所带来的收益正日益减少。与此同时,追逐先进制程所需的研发与制造成本却呈指数级攀升,使得传统“升级制程”驱动性能增长的模式难以为继。特别在人工智能(AI)对于算力需求持续爆发的背景下,制程红利已无法再提供足够覆盖这些需求的性能跃升,导致“算力饥渴”与“成本鸿沟”之间的撕裂感愈发强烈。


另一方面,当前主流计算机系统仍沿用的冯·诺依曼架构,其核心特征在于计算单元与存储单元相互分离,数据需在二者之间频繁搬运——计算前从内存读取,计算后再写回。这种“存算分离”的设计在早期通用计算中尚可接受,但在人工智能、大数据分析、高性能计算等数据密集型场景爆发式增长的背景下,短板越来越凸显。典型问题包括:功耗墙(数据搬运能耗远高于计算本身)、性能墙(处理器运算速度远超内存带宽,计算单元常处于“等待数据”的状态)、以及内存墙(存储容量与带宽增长远落后于算力需求),三者相互叠加,严重制约系统整体效能。


当前,在AI算力需求已经开始由训练转向推理应用的趋势下,Decode依然占据当前大模型推理的绝大部分时间,而决定Decode阶段性能的关键指标,就是缓存带宽的高低。要想在单位成本下获得更高的Token吞吐量,就需要在单位成本下拥有更大的内存容量和更高的网络带宽。




而要解决这些问题,过去业界主要是依赖于制程工艺的提升、计算架构的优化、内存芯片容量和带宽的提升、高速互联接口性能的提升等。但是,在美国联合其盟友对于先进制程、先进芯片架构、高性能算力芯片、先进制造设备、先进内存芯片(HBM)持续出口管制之下,中国AI芯片通过依靠传统路径来升级正面重重阻碍。



比如,目前国内AI芯片厂商可获取的先进制程工艺主要还集中在14nm/16nm,与国际领先的3nm/5nm制程工艺存在数代的差距,极大地限制了算力芯片性能的提升;其次,先进HBM获取受限,国际上领先的AI芯片已经开始采用HBM4,而国内仍无HBM制造能力,内存和带宽的劣势进一步被放大;此外,高速互联接口性能受限,同等物理带宽下,互联带宽大幅缩水,制约了卡间互联性能。


显然,在这样的复杂的产业技术与地缘政治背景之下,如果我们继续沿用传统计算芯片架构,与国际先进产品的差距只会持续拉大。因此,我们只能依靠源头的架构和技术创新,以及现有的国产化的供应链来突围。
















对于魏少军教授来说,这不仅是一次职业身份的转换,更是一次深具象征意义的姿态:从“学术研究者”、“政策建言者”变为“技术商业化的践行者”,从“制定规则的人”变为“在规则中求生存的人”。


结语


然而,惊叹之余,几个问题仍需审慎审视。


首先,软件定义芯片的前身是可重构计算(CGRA),其核心思想是通过可编程互连和逻辑块来动态配置数据流,换取灵活性。但这种灵活性并非没有成本,它存在互连开销巨大,有效算力密度偏低;时域重构带来的配置延迟;运行时面临灵活性、高效性、易用性三者之间的“三元悖论”。


其次,3D堆叠目前仍面临良率瓶颈。这意味着即便逻辑层和DRAM层的各自良率都达到90%,两层堆叠后的整体良率也只有81%,三层则降至72.9%。随着堆叠层数增加和规模扩大,成本将呈指数级攀升。这可能是制约DF系列未来向更多层数、更大容量扩展的根本物理约束。


魏少军本人在会后接受媒体采访时也承认:“对于3D堆叠技术,天花板是成品率。当3D堆叠将多个芯片堆到一起,成品率是乘起来的,小数相乘是越乘越小的,这就是3D堆叠的天花板。”


第三,不依赖于先进制程工艺,不代表先进制程工艺不重要。从DF1000到DF3000的激进路线图,若仅靠14nm制程持续迭代,能否真正对标英伟达B系列,仍是一个需要时间与市场双重检验的命题。


魏少军也指出,整条“软件定义+近存计算”技术路线的最终上限仍将是半导体制造工艺本身,只是在当前国内先进制程受限的条件下,这条路线能让算力性能的“天花板”来得更晚一些,为产业争取到宝贵的发展时间和空间。当我们有更好的工艺,东方算芯就有机会做得更好。


第四,编程模型与生态壁垒。如果说架构和工艺的短板尚可通过持续迭代弥补,那么软件生态的差距才是最难以量化、却最关键的劣势。比如,全球AI算力生态(PyTorch、TensorRT、CUDA、Triton)高度依赖GPU的SIMD结构和张量指令集,而可重构架构需要重新定义算子库、重构编译器映射策略,甚至重新设计数据流调度方案。


对此,东方算芯的应对是推出自研的自主开放软件栈CAAP,坚持生态开放、兼容开源生态、对主流开源大模型原生支持等。但是,从“兼容”到“高效运行”,再到“开发者愿意主动为其优化代码”,中间隔着数年乃至十数年的生态建设周期。

AI原生产品日报频道: 前沿科技
本内容来源于网络 原文链接,观点仅代表作者本人,不代表虎嗅立场。
如涉及版权问题请联系 hezuo@huxiu.com,我们将及时核实并处理。
正在改变与想要改变世界的人,都在 虎嗅APP