世界顶级EDA公司Cadence发布机器学习设计工具，实现芯片设计流程自动化。

据虎嗅从一线发来报道，世界三大EDA巨头之一Cerebrus 昨日在北京召开发布会，宣布推出新产品 Cerebrus。

众所周知，EDA工具是芯片设计必不可少的计算机软件工具。而Cadence表示，他们将机器学习技术应用到了下一代设计工具里，能够推动 Cadence RTL-to-signoff （在IC设计和验证RTL阶段必须满足的一系列明确要求）实现自动化流程， 提供高达 10 倍的生产力。

简言之，就是能将芯片设计实现 的 PPA （性能、功耗、尺寸。是芯片设计师的KPI）结果提高 20%，为高阶工艺芯片设计师、CAD 团队和 IP 开发者提供支持。

Candence官方表示，这款芯片设计工具有以下几个特点：

• 采用可重复使用、可移植的增强学习模型，每次使用均可提高效率；

• 与传统的人工设计过程相比，可实现更高效的本地和云计算资源管理；

• 在多个工艺节点和多个终端应用中均可以提高 PPA 和生产力，包括消费电子、超大规模计算、5G 通信、汽车电子和移动设备等。

“在此之前，没有一种自动化方式可帮设计团队重复利用过去积累的设计知识，每个新项目都要花费过多的时间进行再次经验学习，这也会影响项目的盈利空间。”Cadence 公司资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士告诉虎嗅，

“Cerebrus 在几年前就开始尝试利用机器学习做部分设计流程的创新，让芯片工程团队告别重复性手动流程，有更多机会在项目中发挥影响力。”